

# 模拟神经元-突触-神经元结构的电路设计

物理学院一班 蔡方煦 PB18020500



## 目录

1. 电路设计目的
2. 信号在神经元间传递的特点
3. 忆阻器简介
4. 电路设计与仿真
5. 总结与展望

## 1 目的

设计一个可集成的电路，模拟神经元-突触-神经元结构的各种特点，希望此电路被大量集成后能具有部分生物大脑的特性，为类脑计算机的实现提供一种可能。

## IBM的TrueNorth神经突触芯片



IBM's new brain [News]  
J Hsu - IEEE spectrum, 2014 - ieeexplore.ieee.org


100万个可编程神经元，2.56亿个可编程突触，低能耗  
CMOS芯片，共使用54亿个晶体管，平均一个突触需20个晶体管。  
采取了与大脑相似的结构，但并未完全模拟大脑或其中神经元的生物特性

## 2 信号在神经元之间传递的特点

通过网上查阅资料总结如下：（来自百度：生物神经元模型-人工智能的基本构成）

- (1) 时间、空间整合
- (2) 兴奋/抑制
- (3) 数字信号-模拟信号相互转换
- (4) 延时和不应期
- (5) 学习、遗忘和饱和

$$V_{next} = k \int \sum V_{in}(t) dt$$



### 关于突触强度和信号强度的假设

突触强度：假设延时越短，不应期越短，传递的信号持续时间越长，突触强度越强。

信号强度：脉冲信号持续时间越大，兴奋信号越强。

突触强度，还有兴奋信号的强弱，与信号的电压大小无关。

### 3 忆阻器简介

2008年惠普公司提出的忆阻器模型是一个纳米尺寸的二端，一边掺杂的半导体元件。掺杂区域电阻小，未掺杂区域电阻大，两个电阻态电阻率差异明显，两区域的分界面位置会被电流推动，分界面漂移的方程为


$$\frac{dw(t)}{dt} = \mu_v \frac{R_{on}}{D} i(t)$$

忆阻器的总电阻为

$$R_{mem} = \frac{w}{D} R_{on} + \frac{D-w}{D} R_{off}$$

$$= R_{off} - (R_{off} - R_{on}) \frac{\mu_v R_{on}}{D^2} \int i(t) dt$$


忆阻器的阻值是通过它的总电量的函数，且断电后阻值保持不变，相当于有记忆功能




忆阻器模型  
图片来自论文 Missing Memristor Found

### 4 电路设计与仿真

神经元-突触-神经元结构电路设计图，根据功能可以分为延时与数字信号到模拟信号转换（上侧区域），兴奋后短时间内对刺激不响应（左下区域），求和积分与模拟信号到数字信号转化（右中区域）。右下为整个神经网络电路共享的电源与控制信号。





## NMOS、CMOS与模拟转数字信号模块




模拟信号转数字信号模块  
理想情况：输入阻抗无限大，输出阻抗为0，隔离前后两边电路

## 忆阻器模块





(a) 忆阻器模块电路图 (b) 恒定电压与周期性“遗忘电流”下，忆阻器的阻值随时间变化曲线



多个忆阻器共用一个电源产生“遗忘电流”，二极管防止忆阻器之间两两构成回路，或者将不同位置短接



实际上，电流推动掺杂分界面移动的效果很微弱，为了在短时间内看到电阻的变化，仿真时将 $\mu_v$ 的值增大了10000倍。

### 延时与数字转模拟部分




(a) 延时和数字转模拟模块电路图  
 (b) 蓝、黄、绿、红依次为信号输入、C1两端电压、C2两端电压和模块输出电压。可以看出突触增强后输出电压的延时减小。

### 时空整合部分与模拟转数字部分




(a) 求和、积分、模拟转数字部分电路。电路前半部分为运算放大器加法、积分、同相放大电路的组合 (b) 绿、蓝、红曲线分别为：在只有一路输入下的输入信号、积分后信号、输出信号。最终输出的脉冲信号宽度递增，但在第四个脉冲出现宽度减小，体现出学习和遗忘的特点。


实现突触受刺激后短时间内对新的刺激不响应的电路部分




输入信号为宽度100μs，周期300μs的脉冲



最终结果:



输入脉冲宽度50μs，周期400μs



## 5 总结与展望

本次研究中我设计了一种能够模拟神经元-突触-神经元结构生物特性的电路，并通过软件仿真验证。

电路是否容易集成是一个非常重要的指标。实际上，电路设计中电容为nF量级，这是最难集成的部分。仿真采取的特征时间（平均一个兴奋持续的时间）为50 $\mu$ s，即特征频率20kHz，这大概只是计算机时钟频率的五千分之一。由 $\tau=RC$ ，如果将特征频率提高5000倍，同时适当增大电阻阻值，只需要pF量级的电容，或许可以解决问题。不过更高的频率对集成电路的连线、各种元件的要求也更高。

能耗是另一个需要考虑的问题，还有待进一步计算或实验测量。本电路为模拟电路，能耗相对数字电路较高。在无刺激时，电路无能量消耗。

如果把电路设计中所有元件都当成晶体管，一个突触大概需要50个晶体管（实际计数为42个，多出的部分是电路中其他部分所需元件平均分到每个突触上的个数估计）

本电路设计模拟的是兴奋性突触，根据类似的原理，可以设计抑制性突触或其他类型突触的电路。

## 参考文献

- [1] Missing Memristor Found
- [2] Nanoscale Memristor Device as Synapse in Neuromorphic Systems
- [3] SPICE Model of Memristor with Nonlinear Dopant Drift
- [4] IBM's New Brain

谢谢!