中国科学技术大学计算机科学技术系

CS 05162 高性能处理器体系结构

High Performance Processor Architecture

  


      进入二十一世纪,工艺技术的进步和计算机应用的变化推动了计算机体系结构的迅猛发展,使得计算机体系结构的研究内容和研究方法发生了巨大变化。Internet和多媒体应用赋予计算机体系结构新的含义,大大拓广了计算机体系结构的研究内容。现代计算机系统的硬件结构正在朝着片上多核、系统多级并行处理的方向发展,构成功能更强大,应用更广泛的系统。在片上系统的物理资源大大增加的同时,系统的实现也变得极为复杂,芯片的功耗、设计复杂性和成本等方面都遇到了前所未有的、难以用单点的体系结构技术来解决的一系列问题。为适应这种变化形势,目前国内外许多一流大学都及时更新了计算机系统结构专业的研究生课程设置和内容,开设了《处理器体系结构》、《流处理器体系结构》、《网络处理器体系结构》等计算机系统结构前沿课程,将传统的计算机体系结构的研究内容进行了拓展,专门研讨该领域最新的研究课题。

    与此同时, 高性能CPU芯片设计已经成为“十五”、“十一五”计划期间我国在信息领域里高技术发展战略目标中的重中之重。但是,目前我国高水平的处理器体系结构设计人员十分缺乏。系统地讲授一门高性能处理器体系结构研究生课程,就所讲课程的学术领域、有关课题与研究生共同讨论研究,这对提高我国高性能CPU芯片技术的研究水平和培养优秀人才将起重要作用。

    传统的处理器芯片体系结构主要采用von Neumann结构模型, 利用指令级并行性(Instruction-Level parallelism, ILP)开发单线程单处理器的芯片结构。目前,采用ILP技术来提高处理器性能已变得越来越困难。深度采用ILP技术,已经使得当前的处理器设计复杂度越来越高,片上晶体管数和功耗的增长比性能的增长要快得多。未来单片可集成数十亿晶体管的半导体工艺和集成电路技术,使得下一代处理器体系结构呈现出的发展趋势是采用单芯片多处理器(Chip Multiprocessor, CMP)结构,利用多种类型多个层次的并行性:数据级并行性(Data-Level ParallelismDLP)、线程级并行性(Thread-Level Parallelism, TLP)和指令级并行性。处理器芯片体系结构设计的一个主要特点是要同时满足高性能和低功耗这对相互矛盾的设计目标和设计约束,试图在追求面向应用领域的高性能和高效率设计的同时,保持通用处理器的可编程性和灵活性。

本课程面向未来半导体技术所提供的能力,研讨一系列高性能通用处理器和存储系统结构设计技术的前沿问题,包括各种最大化片上并行性和性能的技术;同时讨论工艺和应用的发展对处理器和存储器体系结构及其设计的影响。重点研讨片上多处理器和存储系统结构关键技术问题。课程的目的是认识下一代高性能处理器设计面临的挑战和机遇,探索需要研究和解决的关键问题。通过一个小型的课程研究项目,评估一些有发展前途的体系结构技术。

本课程面向计算机科学与技术、电子工程专业对先进计算机系统结构研究有兴趣的硕士和博士研究生。

致谢:本课程得到2007-2008年度教育部-英特尔精品课程建设项目的资助。