第1章
绪论(3学时)
1.1
计算机应用的发展趋势
1.2
微电子技术的发展趋势
1.3
计算机体系结构的发展趋势
1.4微处理器芯片体系结构的发展历程:从Intel
4004谈起
1.5微处理器芯片体系结构面临的挑战
第2章 指令级并行处理器(6学时)
2.1
指令级并行性:概念和问题
2.2
应用中的指令级并行性
2.3
开发指令级并行性的软件方法
2.4
开发指令级并行性的硬件方法
2.5
指令级并行技术的局限性研究
2.6程序执行模型:从控制流驱动执行到数据流驱动执行
第3章 指令级推测执行技术(6学时)
3.1
概述
3.2
分支的可预测性研究
3.3
分支预测技术
3.4
值的局部性研究
3.5
值预测技术和值重用技术
第4章
数据级并行处理器(9学时)
4.1
数据级并行性:概念和问题
4.2
应用中的数据级并行性
4.3
向量处理技术
4.4
流处理技术
4.5 程序执行模型:从向量驱动执行到流驱动执行
4.6实例1:Intel
X86上的多媒体扩展
4.7
实例2:Imagine/Marrimac流处理器
第5章
线程级并行处理器(3学时)
5.1
线程级并行性:概念和问题
5.2
应用中的线程级并行性
5.3开发线程级并行性的方法:显式和隐式线程化
5.4
程序执行模型:从非推测线程执行到推测线程执行
第6章 显式多线程处理器(3学时)
6.1
显式多线程技术的分类
6.2
指令交错多线程(IMT)
6.3
块交错多线程(BMT)
6.4
同时同多线程(SMT)
6.5
实例1:HEP处理器中的IMT技术
6.6
实例2:Intel
IXP网络处理器中的BMT技术
6.7
实例3:Intel
Pentium4超线程处理器中的SMT技术
第7章
隐式多线程处理器(3学时)
7.1 隐式多线程技术的分类
7.2 线程级推测执行技术
7.3 硬件和软件支持
7.4 实例:Multiscalar
第8章 多处理器芯片体系结构(9学时)
8.1
片上多处理器和多线程
8.2
对称式共享存储多处理器结构
8.3异构多处理器结构
8.4
片上互连网络结构
8.5
Cache一致性模型
8.6
存储一贯性模型
8.7
基于锁的显式同步机制
8.8
基于事务存储的隐式同步机制
8.9实例1:Sun
Niagara
8.10实例2:IBM
Power 5
第9章
多处理器芯片上的多线程编程(6学时)
9.1
并行程序设计面临的挑战
9.2
线程的基本概念
9.3
线程的同步
9.4
多线程编程模型
9.5
OpenMP多线程编程
9.6
UNIX/Linux平台上的POSIX 多线程编程
9.7
Windows平台上的多线程编程
第10章 多型计算和万亿次级众核微处理芯片体系结构(6学时)
10.1
多型性:概念和问题
10.2
应用中并行性的多样性
10.3
可重构计算技术
10.4
实例1:RAW处理器
10.5
实例2:TRIPS处理器
10.6
实例3:Intel对万亿次级芯片体系结构发展道路的探索
第11章 虚拟机技术(6学时)
11.1
虚拟机技术概述
11.2
二进制翻译技术
11.3
在线剖析技术
11.4
动态编译和优化技术
11.5
实例1:Shade
11.6实例2:Dynamo
第12章 微处理器体系结构的性能评价和预测(6学时)
12.1
性能评价和预测的重要性
12.2
常用的技术和方法概述
12.3
工作负载和测量方法
12.4
性能评价模型
12.5
模拟方法
12.6
评价工具的选择和使用
12.7 实例1:Simplescalar
最近更新:2008-9-1