处理机之间共享主存储器，通过高速总线或高速开关连接。主存储器有多个独立的存储模块。每个CPU能够访问任意一个存储器模块，需要通过映象部件MAP把全局逻辑地址变换成局部物理地址。通过互连网络寻找合适的路径，并分解访问存储器的冲突。多个输入输出处理机IOP也连接载互连网络上，输入输出设备与CPU共享主存储器。处理机个数不能太多，一般几个到十几个。紧密耦合多处理机的两种基本结构如图10.11和图10.12所示。

图10.11紧密耦合多处理机基本结构（采用一套网络）

紧密耦合方式要求有很高通信频带。可以采用如下措施： 　　1、采用高速互连网络 　　2、增加存储器模块个数，一般n>m，取1～2倍之间。 　　3、每个存储器模块再分成 多个小模块，并采用流水线方式工作。 　　4、每个CPU都有自己的局部存储器LM。 　　5、每个CPU设置一个Cache。

图10.13松散耦合多处理机基本结构