单流水线处理机只有一条指令流水线，只有一个多功能的操作部件，每个时钟周期"取指令"和"分析"完成一条指令。在许多流水线处理机中，指令流水线的流水段数k＝4；它把一条指令的执行过程主要分解为"取指令"、"分析"、"执行"和"写结果"4个阶段。指令所要执行的功能主要在多功能操作部件中，在"执行"这一流水段完成。多数流水线处理机的多功能操作部件采用流水线结构。有的简单指令，只要一个时钟周期就能够在"执行"流水段中完成，而比较复杂的指令往往需要多个时钟周期。另外，还有条件转移等的影响；因此，一般流水线标量处理机每个时钟周期平均执行指令的条数小于1，即它的指令级并行度ILP＜1。 　　超标量、超流水线和超标量超流水线三种处理机在一个时钟周期内可以执行完成多条指令，即它们的指令级并行度ILP都大于1。 　　在目前已经实用的微处理机中，大多数属于超标量处理机。例如，Intel公司的i860、i960、Pentium处理机，Motolora公司的MC88110，IBM公司的Power 6000，SUN公司的SuperSPARC等都是超标量处理机。SGI公司的MIPS R4000、R5000、R10000等是超流水线处理机。DEC公司的Alpha处理机是超标量超流水线处理机。 　　超标量处理机的典型结构是有多个操作部件，一个或几个比较大的通用寄存器堆，一个或两个高速Cache。先进的超标量处理机一般都包含有三个处理单元，一个是定点处理单元，通常称为中央处理单元（CPU），它由一个或多个整数处理部件组成；第二个是浮点处理单元（FPU），它由浮点加减法部件和浮点乘除法部件等组成；第三个是图形加速部件，也称为图形处理单元（GPU），这是现代处理机中不可缺少的一个部分。先进的超标量处理机通常都设置有大量的通用寄存器。在有的超标量处理机中，CPU和FPU分别使用两个通用寄存器堆。在多数超标量处理机中都设置有两个一级高速Cache，一个是指令Cache，另一个是数据Cache，这种把指令Cache和数据Cache分开的结构被称为哈佛（Harvard）结构。每个高速Cache的容量一般在几K至几十K字节；有的超标量处理机，还把二级Cache也做在处理机芯片内。